

数字系统设计第四次阅读

姓名：陈天乐

班级：无25

学号：

Q1: Eyeriss 相比之前的加速器工作，他希望解决已有架构中存在的什么问题，是如何解决的？他与其他架构的最重要、最本质的区别是什么？

Eyeriss发现在卷积神经网络中存在大量的片外数据搬移操作，能耗开销占比较大，同时输入数据存在很明显的统计特性（比如都在零均值附近），并且存在有数据复用的机会。以往的工作很多只有仿真数据或者FPGA上的实现，并没有在集成制造出的芯片上测试加速器性能，缺少说服力，而且也没有对SoTA的CNN网络进行性能评测。而且当前的架构无法对不同的卷积滤波器核的形状适配。

为了解决大量数据搬移的操作，首先在架构中有DRAM、GLB、PE间通信、spads这四层存储架构，同时采用RS（行固定）数据流，将卷积分解为多个1-D卷积，通过PE array的拓扑链接结构映射到PE array上，并且使用multicast广播方式传播计算结果，最大程度上复用特征图和卷积核权重，减小数据搬移。

为了利用数据特性，在架构中加入了RLC encoder/decoder和data gating logic，将数据进行压缩，并利用了特征图的稀疏性结构。

为了对不同卷积滤波器核进行适配，除了GLB之外，架构中设计了GIN和GON，通过configuration scan chain和GIN的X-bus、Y-bus可以配置GLB的内存分配情况以及PE array启用单元的形状。

Eyeriss与其他架构最重要、最本质的区别就是基于RS数据流，这和以往的脉动阵列、指令集架构优化策略基于固定数据流的方式有显著不同，并且的确在数据复用上取得了巨大的成效。

Q2: Eyeriss 架构中能耗、面积占最大的部分是什么模块？为什么这部分的开销最大，你有什么优化的方法吗？

面积占比最大的是PE array（array中占比最大的是spads），能耗占比最大的是spads和clock network，即和数据搬移操作相关的部分。因为Eyeriss的设计核心思路就是尽可能的减小数据搬移操作，通过数据复用和优化映射来最大程度对计算加速，因此这一部分处于运行的时间长，运行的成本也高（PE set间的psum通信仍然非常频繁），因此开销也是最大的。

因为GLB和spads的面积占比很大，因此可以将其（SRAM结构）更换为eDRAM结构，因为eDRAM的面积密度远大于SRAM，可以在保证I/O速率的同时降低面积。参考Eyerissv2引入RS+数据流模式，可以在RS数据流的基础上允许动态调整数据重用模式。比如在紧凑型DNN中切换为高带宽模式，提升PE利用率。

Q3: TPU相比 NVIDIA 的通用 GPU，它取得的能效提升最主要的核心优化方法是什么？

首先，TPU采用的是CISC指令架构，减少了取指开销；其次，TPU减少了很多的控制模块，并聚焦张量运算，通过硬件级指令融合减少软件开销；再者，TPU采用了systolic array，每个周期处理 256×256 矩阵乘法，而 NVIDIA GPU 的 CUDA 核心需通过线程级并行模拟矩阵运算，并且可以在本地复用数据。这种设计使 TPU 在 AlexNet 推理中实现 92 TOPS 算力，而同期 K80 GPU 仅能达到 0.5 TFLOPS。

Q4: 相比 SIMD 的架构，TPU采用了 systolic 的计算阵列设计，这里的 motivation是什么？考虑两种设计的优劣。

因为DL中矩阵乘法的运算是主要的，但是能耗并不在于计算，而是大量的数据搬移操作。而SIMD在这时的缺陷就暴露出来了：

- SIMD架构是通过单指令控制多个并行单元，但每个PE需独立从内存取数，数据复用局限于寄存器或 L1 缓存。
- 而systolic array的优势在于脉动阵列通过数据流动模式实现高复用：
 - **权重固定 (WS)**：权重在阵列中逐周期移位，每个 PE 重复使用同一权重 4 次，复用率达 4x。
 - **输入特征图按行流入**，输出部分和在相邻 PE 间累加，片上数据搬运距离仅为 SIMD 的 1/16，内存访问次数减少 75%。

同时，对于不同数据类型的输入而言，SIMD架构实现起来的硬件难度更大，为了追求更小的能耗和更大的面积利用率与计算密度，TPU采用systolic array架构，是在牺牲通用性的前提下做出的trade-off。

Q5: 请比较 TPU和 Eyeriss 架构的异同，并且从不同的角度给出你的评价。

- 从优化目标而言，TPU和Eyeriss架构都是为了降低CNN中大量数据搬移带来的能耗开销的，因此两种架构采用了不同的方法实现了数据复用：
 - TPU 的脉动阵列通过WS数据流，使单个权重在片上复用约 256 次；
 - Eyeriss 提出RS数据流，通过各级的local buffer实现特征图、权重的多层级重用，片外访问次数大大减少。
- 相比Eyeriss架构而言，TPU架构很多优化设计依靠软件端、指令集的设计，而Eyeriss更多的是硬件上的架构优化。比如TPU针对稀疏性结构并没有做硬件上的设计，而只是通过对模型的量化操作进而降低运算量；而Eyeriss是专门有针对稀疏性的PE data gating logic的设计的。
- TPU采用的是片上unified buffer和专用权重的FIFO，而Eyeriss采用的是分层级的local buffer，是一种更加细粒度的存储架构。
- Eyeriss架构可以针对不同卷积网络进行硬件可重构调整，而TPU只能针对比较规范的规则化矩阵运算，从这一点上来说Eyeriss架构可能会更加灵活。从TPU的性能报告也能看出，TPU更专精，对CNN的加速效果非常显著，而Eyeriss则更为通用全面。